PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-089548

(43) Date of publication of application: 15.04.1991

(51)Int.CI.

H01L 27/04

(21)Application number: 01-225866

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

31.08.1989


(72)Inventor: MIYAMA MINORU

AKIYAMA TAKEHIRO KOBAYASHI SATORU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To provide a semiconductor integrated circuit having small parasitic capacitance and good performance even at a high frequency while performing a reduction in size by winding a plurality of interconnections reversely to each other on a substrate. disposing them in a multilayer state, and disposing the interconnections in a zigzag manner for upper and lower lavers. CONSTITUTION: First and second interconnections 21, 22 are wound in a square state reversely to each other on an IC substrate, formed in a multilayer, so disposed as to reduce mutual superpositions, and sufficiently integrated on the board. A spiral coil 20 obtains a large inductance with an extremely small size



by means of self induction by the multilayers and reduction in parasitic capacitance by zigzag interconnection, further enhances self-resonance frequency and can be used for high frequency. Radio wave concentration of the part is reduced as much as possible by adopting 45° layout avoiding 90° corners to improve Q characteristic.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application

BEST AVAILABLE COPY

⑫ 公 開 特 許 公 報 (A) 平3-89548

®Int. Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)4月15日

H 01 L 27/04

L 9056-5F

> 審査請求 未請求 請求項の数 1 (全5頁)

49発明の名称 半導体集積回路

> の特 願 平1-225866

御出 頤 平1(1989)8月31日

個発 明 者 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル 深 山 実

エスアイ株式会社内

四発 明 者 秋 山 岳 洋 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエル

エスアイ株式会社内

@発 明 者 林 愛知県春日井市高蔵寺町2丁目1844番2 小 哲 富士通ヴィエル

エスアイ株式会社内

②出 顋 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 创出 耶 人 富士通ヴイエルエスア

愛知県春日井市高蔵寺町2丁目1844番2 イ株式会社

分代 理 弁理士 井桁 人 外2名 貞一

明

1. 発明の名称 半導体集積回路

2. 特許請求の範囲

半導体基板上に、所定幅を有する複数の配線を 互いに逆方向に巻回するとともに、

これらの配線を巻回方向に対して多層状に配置

かつ各配線同士の接統はスパイラルの中心で行

さらに各配線はその上下層を互い違いに配置し、 **返上下層の電流方向が同一となるインダクタ素子** を形成したことを特徴とする半導体集積回路。

3. 発明の詳細な説明

(妖要)

インダクタ素子を形成する半導体集積回路に関

し、

小型化を達成しつつ所望のインダクタンスが得 られて寄生容量も小さくて髙周波でも性能のよい インダクタ素子となる半導体集積回路を提供する ことを目的とし、

...半導体装仮上に、所定幅を有する複数の配線を 互いに逆方向に巻回するとともに、これらの配線 を巻回方向に対して多層状に配置し、かつ各配線 同士の接続はスパイラルの中心で行い、さらに各 配線はその上下層を互い違いに配置し、該上下層 の電流方向が同一となるインダクタ素子を形成す るように構成する。

(産業上の利用分野)

本発明は、半導体集積回路に係り、詳しくは、 スパイラルコイルを内蔵したモノリシック集積回 路に関する。

モノリシックICとは、シリコンの単結晶から なる一体の石からできているICを指し、超小型 回路の主流になっている。また、一般にICとは モノリシックICをいうことが多い。

近年、各種高周波回路のIC化および小型化の要求に伴いモノリシックIC内にスパイラルコイルを形成する必要が出ている。

(従来の技術)

従来の半導体集積回路、特に高周波回路においてインダクタンス素子(コイル)は基板(例えば、プリント基板若しくはハイブリッドIC基板)上に個別部品として取り付けられるか、あるいは基板上にマイクロストリップラインやスパイラルコイルを形成するという方法で作られている。

接者の例としては、例えば特別昭61-294 850号公報に記載のものがある。このものは、 半導体基板上に設けられた上層配線と下層配線と の間に配線層を介して強磁性体層を設けてトランス結合による部品を作るものであるが、強性性体 層に接した配線のどちらか一方を用いることで、 インダクタンスに有するコイルにも使用できると している。

コイル外形: d。 [mm] の条件で形成されているとき、インダクタンスし は次式①で決定される。

ここで、 d . . d . の単位を I C に合わせて (μ .) にすると、 L は上述のように 1 / 1000程度となる。

 (発明が解決しようとする課題)

しかしながら、このような従来の半導体集積回路にあっては、前者の場合は、イングクク累子の 形成が上記構成によるため、ICを使用する各種 高周波回路機器の小型化に限害となるという不具 合かある。

一方、後者の場合はかかる不具合は解消されるものの、IC内にスパイールコイルを形成する際にコイルの半径が優めて小さくなることから、前者のように個別部品として作る場合に比べて、かりができるによってがいるには結局、大型化する必要があり、例えば高周波部品として適するような極超小型のコイルがIC内に実際上はできないという問題点があった。

具体的には、第5回に示すようにスパイラルコ イル1が、

ストリップ幅:W コイル内径:d, (am)

そこで本発明は、小型化を達成しつつ、所望のインダクタ素子が得られて寄生容量も小さくて高 同波でも性能のよいインダクタンス素子となる半 導体築積回路を提供することを目的としている。

〔課題を解決するための手段〕...

本発明による半導体集積回路は上記目的達成の ため、半導体基板上に、所定幅を有する複数の配 線を互いに逆方向に巻回するとともに、これらの 配線を整回方向に対して多層状に配置し、かつ各 配線同士の接続はスパイラルの中心で行い、さら に各配線はその上下層を互い違いに配置し、該上 下層の電流方向が同一となるイングクタ素子を形 成している。

BEST AVAILABLE COPY

(作用)·

本発明では、各多層配線の上下層間の電波方向が同一となり、これにより、その上下層間に自己 誘導作用が生じて高インダクタンスが得られ、また、各上下層が互い違いに配線されることで、配 線の重なりが小さくなって寄生容量が低減する。

したがって、1 C 基板上で小型化を達成しつつ、 従来の1 C 製造技術のみを使って高周波で性能の 良いインダクタ菓子が形成できる。

(原理説明)

1)

第1、2図は本発明の原理を説明する図である。第1図において、11は半導体基板で、例えばP形あるいはN形の基板が用いられ、これはICを形成するときと同じものである。12は導電性の物質からなる第1の配線、13は同じく第2の配線であり、例えば幅が1(μ=)である。第1の配線12は右回りよび第2の配線13は互いに逆方向にスパイラル状に巻回され、この例では第1の配線12は右回りに、第2の配線13は左回りに巻回される。

波する。したかって、従来例に比して短い電流経路で効率がよく、かつ超小型の性能のよいスパイラルコイルを実現することができる。

(実施例)

次に、上記原理に基づく本発明の一実施例について第3、4図を参照して説明する。第3図において、21は第1の配線、22は第2の配線、23はコンククト部、21a、22aは電極である。第1の配線 21および第2の配線22は図示は略しているが、1C基板上に互いに逆方向に方形状に巻回されて多層(この場合は2層)に形成され、相互の重なりが少なくなるように配置されている。また、方形にループ(スパイラル)された各配線21、22の四角は元を立てはな、、パイラルコイル20の大きは図示のようにℓ、=200 μ≈、ℓ。=300μ≈ 程度であり、1C基板上において十分に集積化できるものである。

第1の配線12および第2の配線13はその断面を第2図に示すように、巻回方向に対して多層状に(この例では2層状に)配置され、その間には絶縁層(例えば、SiOi)14が形成されて絶縁を保っている。また、第1の配線12および第2の配線13同士の接続はスパイラル。中心部で行われ、この部分がコンタクト部15になっている。さ下方向の重なりが互い違いになるように配置され、所定の距離が保たれている。第1の配線12および第2の配線13の各端部は電波が供給される電極12a、13aとなっている。

以上の構成において、電極12a. 13aの間に電圧を供給すると、第1の配線12および第2の配線13の何れも第1図中平面方向の電流経路は同一方向となる。このため、いわゆる上下層間に自己誘導作用を生じて高いインダクタンスが得られ、所望のインダクタンスを得るのが容易となる。また、第1の配線12および第2の配線13が互い違いに配置されて重なりがないため、変生容量も格段と低

以上の構成によるスパイラルコイル20について、その作動特性を調べた結果、測定周波数500 MHZ において約100 mHのインダクタンス(Q特性は約3)を得た。このように、カつ互いのように、カつ互いのように、かつ互いのように、かつ互いのように、かってより、がら約100 mHという大きな関連でありながら約100 mHという大きな関連を得るものには、カクシンスを得て、このスパイラルコイル20では四角にいる。また、このスパイラルコイル20では四角にいる。また、このスパイラルコイル20では四角に関を行うことで、の部分のなお、45°の処理に関うず、例えば曲線や純角を用いてもよい。

第4図は第3図の構成によるスパイラルコイル20を適用した髙周波回路の一例を示す図である。 図中20 a ~20 c にスパイラルコイルが使用され、これらは髙周波信号の伝達を抑える素子としての 機能を有している。また、C. C. はコンデンサ、T. は高周波増幅を行うトランジスタである。

特閒平3-89548 (4)

この例においてもモノリシックICに内蔵し、増 輯回路の小型化に大きく寄与している。

なお、上述の実施例では木発明を高周波増幅回 路に使用しているが、すべての集積回路内に形成 し、使用することが可能である。


また、2層配線だけでなく、3層、4層等の多 層でも同一形状でスパイラルコイルを形成できる。

(発明の効果)

本発明によれば、小型化を達成しつつ、所望の インダクタンスが得られて寄生容量も小さくて高 周波で性能の良いインダクタ素子を実現すること ができる.

4. 図面の簡単な説明

第1、2図は本発明の原理を説明する図であり、 第1図はそのスパイラルコイルの構成をデす図、 第2図はそのスパイラルコイルの断面を示す図、 第3、4図は本発明に係る半導体集積回路の一 実施例を示す図であり、



第1の配線

本見明の原理を説明するスパイラルコイルの構成を示す口

1 🔯

第3図はそのスパイラルコイルの構成を示す図、 第4図はそのスパイラルコイルを適用した高周 波均幅回路の回路図、

第5 図は従来のスパイラルコイルの構成を示す 図である。

11……半導体基板、

12、21……第1の配紙。

13、22……第2の配線、


12a、13a、21a、22a……電極、

14……絕緣層、

15、23……コンククト部、


20、20a~20c……スパイラルコイル。

代 理 人 弁理士 非 lij




14: 絶縁層

本発明の原理を説明するスパイラルコイルの断面を示す図




一実施例のスパイラルコイルの構成を示す図

第 3 図



一支施例のスパイラルコイルを適用した萬周波樟幅回路の回路図

第 4 図



従来のスパイラルコイルの構成を示す図

差 5 図

SEST AVAILABLE COPY